说明
Quartus® II 软件版本 2.0 在编译APEX II 设计并使用锁相环 （PLL） 的输出时钟来馈送
DDRIO 寄存时钟端口的正极和负极性。尽管APEX II 设备在 I/O 单元中内置了一个可编程时钟逆变器来适应此功能，但 Quartus® II 软件版本 2.0 错误地阻止了此操作。Quartus® II 软件版本 2.0 SP1 解决了此问题。