文章 ID: 000084435 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

Reed Solomon-II 内核的延迟是什么？

环境

  • DSP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    时钟周期中通过 RS-II 内核的延迟可由以下公式计算：

    L= N 6.5CHECK 8

    其中 N 每个代码字的符号数，并检查奇偶符号的数量。

    相关产品

    本文适用于 25 产品

    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® IV GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA
    Stratix® V GT FPGA
    英特尔® Arria® 10 GT FPGA
    Arria® V GT FPGA
    Stratix® IV GX FPGA
    Arria® II GX FPGA
    英特尔® Arria® 10 GX FPGA
    Arria® II GZ FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    英特尔® Arria® 10 SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® IV E FPGA
    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    英特尔® MAX® 10 FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。