文章 ID: 000084433 内容类型: 故障排除上次审核日期: 2021 年 08 月 28 日

由Altera设备中的不同 PLL 驱动的时钟之间的偏差是什么？

环境

FPGA 知识产权

PLL

BUILT IN - ARTICLE INTRO SECOND COMPONENT

说明 Altera®不指定不同 PLL 驱动的时钟之间的偏差。锁时可能会有所不同，Altera无法保证不同的 PLL 将同时锁定。当不同的 PLL 同时重置时，这也适用于这种情况。