文章 ID: 000084377 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Arria 10 和Cyclone 10 GX 硬核 IP,用于 PCIe RX BurstMaster 可能会以不正确的流量类别返回完成工作

环境

    英特尔® Quartus® II 订阅版
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

面向 PCIe RX Burst Master 的Arria® 10 和 Cyclone® 10 硬 IP 可能会以不正确的流量类和属性字段集返回完成。

解决方法

变通方法是更正以下 RTL 文件 ,/ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_rdwr.sv。您必须添加寄存器才能记录正确的流量类别。

之后: logic [2:0] rd_tc

添加: logic [1:0] rd_attr_reg

添加 ogic [2:0] rd_tc_reg :l;

在分配声明之前:

req_id_reg ;

添加:

rd_attr_reg ;

rd_tc_reg ;

下面 //RXM 待定读取界面将第一个分配声明更改为以下:

assign PndgRdHeader_o = {1\'b0, 4\'hF, rd_tc_reg, rd_attr_reg, 4\'hF, rx_dwlen_reg, req_id_reg[15:0], 1\'b0, rx_addr_reg[6:0], rd_tag_reg};

在 /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_cpl.sv中,分配声明:

assign attr = PndRdFifoData_i[48:47]

应阅读:

assign attr = PndRdFifoData_i[47:46]

这个问题在 Quartus Prime 软件的版本 14.1 中得以解决。

相关产品

本文适用于 2 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Cyclone® 10 GX FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。