关键问题
说明
在 40GbE 和 100GbE MAC 和 PHY IP 内核中，Quartus II 软件 报告 10-Gbps 低延迟 PHY 的最小脉冲宽度违规 设计基于以下时钟信号：
x_top|sv_low_latency_phy_inst|sv_low_latency_phy_inst|sv_xcvr_low_latency_phy_nr_inst|sv_xcvr_10g_custom_native_inst|sv_xcvr_native_insts[0].gen_bonded_group_native.sv_xcvr_native_inst|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_stratixv_hssi_rx_pld_pcs_interface|pld10grxclkout~CLKENA0|outclk
x_top|sv_low_latency_phy_inst|sv_low_latency_phy_inst|sv_xcvr_low_latency_phy_nr_inst|sv_xcvr_10g_custom_native_inst|sv_xcvr_native_insts[0].gen_bonded_group_native.sv_xcvr_native_inst|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_stratixv_hssi_rx_pld_pcs_interface|wys|pld10grxpldclk
解决方法
这个问题在 Quartus 软件的 12.1 版本中得到解决 IP 核。
对于 IP 核的 12.0 版本，请忽略这些路径。 这些最低脉冲宽度违规是用于错误路径。