文章 ID: 000084332 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

如果其中一个时钟不可用,我的选项是什么?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

大多数设备家族都会在手册中指出,手动时钟切换需要两个时钟来运行:

  • inclk0 和 inclk1 都必须在 clkswitch 信号高时运行,以开始手动时钟切换事件。如果不符合此要求,则会导致时钟切换无法正常运行。

有此要求,在主时钟出现故障时,不能将手动时钟切换用于时钟冗余应用,需要切换到备用时钟。

解决方法

当需要时钟冗余时,您可以使用自动时钟交换机,但当配置FPGA时,您必须确保两个时钟都在运行。 如果您无法满足此要求,您可以在 PLL 中禁用时钟切换功能,而是在输入引脚与 PLL 之间的时钟路径上将时钟控制块插入设计中。 这允许您在两个时钟引脚之间手动选择,而没有任何时钟正在运行的要求。

注意,通过在输入路径上插入时钟控制块,馈送 PLL 的时钟将通过全局网络驱动,因此可能会增大抖动,时钟路径无法得到完全补偿。

相关产品

本文适用于 25 产品

Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Arria® V GZ FPGA
Stratix® V GS FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Cyclone® III LS FPGA
Stratix® IV E FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。