文章 ID: 000084328 内容类型: 错误讯息 上次审核日期: 2013 年 01 月 14 日

错误：执行脚本generate_ed.tcl 时出错： <example design="">：接口seq_debug试图导出未知接口if0.seq_debug</example>

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® II 软件版本 12.1 及更高版本出现问题，如果将 EMIF 片上调试工具包接口类型设置为“内部”（JTAG），则在为使用 UniPHY 的 DDR3 控制器生成示例设计时，可能会出现此错误消息。

解决方法

解决方法是将片上调试设置从 内部 （JTAG） 更改为 共享。这会生成一个无需连接的Avalon®从接口。

此问题已英特尔® Quartus® Prime 软件 13.0 版修复。

相关产品

本文适用于 20 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Arria® II GZ FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Cyclone® V SE SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。