说明
当 UniPHY 英特尔® FPGA IP有以下设置组合时，可以从 UniPHY 示例项目中看到此分析和合成错误消息：
- PHY 设置：任一 PLL/DLL/OCT 共享模式选项设置为主机或代理
- 诊断：启用选定的 EMIF 片上调试工具套件
问题在于，在设计示例 .qip 文件中两次列出 core_debug.sv 文件。
解决方法
变通办法是对设计示例 .qip 文件中的一个文件进行评论。例如：
#set_global_assignment - library “_example”-name SYSTEMVERILOG_FILE [文件加入 $：quartus（qip_path）“_example/submodules/_example_if0_s0_software/core_debug.sv”]
这个问题从 Quartus® II 软件版本 13.0 开始修复。