文章 ID: 000084305 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在模拟用于 Gen3 的 PCIe 硬 IP 核时，FS（全摆幅）和 LF（低频率）为零的值？

环境

  • 英特尔® Quartus® II 订阅版
  • 模拟
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    针对 Stratix® V 和 Arria® V GZ 设备家族时，PCIe® 硬核 IP 模拟模型出现了问题，因为 FS 和 LF 对于 Gen3 来说值为零。 某些总线功能模型 （BFM） 可能会报告 FS 和 LF 有违反 PCIe 规范的值的错误。

    分辨率 此问题将在 Quartus® II 软件的未来版本中解决。 提交服务请求并参考 ID 号 FB156219（如果需要更新的模拟模型）。

    相关产品

    本文适用于 4 产品

    Arria® V GZ FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。