文章 ID: 000084290 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

Stratix II 设备是否支持水平 I/O 引脚上的差分 HSTL 和差分 SSTL I/O 标准?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

是的。该解决方案展示了如何从 Quartus® II 软件版本 4.2 开始设计Stratix® II 的伪差分 HSTL 和 SSTL I/O 标准。

伪差分 HSTL 和 SSTL 具有以下标准。每个单端 HSTL 和 SSTL 标准都有一个对应的差分标准。

差分 1.5 伏 HSTL I 和 II
差分 1.8 伏 HSTL I 和 II
差分 SSTL-18 级 I 和 II
差分 SSTL-2 级 I 和 II
 

输入引脚

对于输入引脚,请使用 Quartus II 软件中的 LVDS I/O 标准分配实施差分输入缓冲区。


输出引脚

对于输出引脚,负引脚应在设计文件中手动反转,其 I/O 标准与正针相同。使用同一内部信号馈送正输出引脚,但请记住在馈送差分 HSTL 或 SSTL 输出对的负输出引脚之前反转信号。

相关产品

本文适用于 1 产品

Stratix® II FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。