文章 ID: 000084286 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 27 日

如何在Arria 10 设备中实施"一个 18 x 19 乘法,36 位输入模式"DSP 功能?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 要实施此(或其他)高级Arria® 10 DSP 配置,您应该使用 Quartus® II 软件中可用的 HDL 模板。
解决方法

如需可用模板列表,请右键单击 VHDL 或 Verilog HDL 文件,然后选择 插入模板

下一步选择 VHDL 或 Verilog HDL,然后>面向 20 纳米设备的算术> DSP 功能> DSP 功能进行完整设计

相关产品

本文适用于 4 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Arria® 10 GT FPGA
英特尔® Arria® 10 GX FPGA
英特尔® Arria® 10 SX SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。