文章 ID: 000084272 内容类型: 故障排除 上次审核日期: 2014 年 01 月 06 日

当奇偶比特不正确时,ALTECC 解码器模拟为什么出现故障?

环境

  • 英特尔® Quartus® II 订阅版
  • 英特尔® FPGA IP 睿频编码器/解码器 IP-TURBO
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Quartus® II 软件版本 12.1 SP1 和更高版本中,在 ALTECC 解码器大功能输出时,您可能会看到在奇偶位上出现所有单位错误的故障。

    解决方法

    要解决此问题,在 ALTECC 向导中设置 1 个时钟周期的输出延迟,在解码结果上添加一个管线阶段。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。