文章 ID: 000084246 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

错误：Fractional PLL 参数"mimic_fbclk_type"设置为节点>名上的"无"非法值<

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果在 Quartus II 编译过程中未提及由 Altera_PLL megafunction 生成的 Quartus® II IP （qip） 文件，则您可能会收到此错误。此 .qip 文件包含所需的反馈时钟分配，如果没有它，您会看到此错误。

解决方法

通过转到 Quartus II 软件中的"项目"菜单并选择"添加/删除项目中的文件"，将 Altera_PLL 超级功能生成的 .qip 文件添加到您的项目中......

相关产品

本文适用于 15 产品

Cyclone® V ST SoC FPGA
Arria® V GX FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V E FPGA
Arria® V GZ FPGA
Cyclone® V GX FPGA
Arria® V GT FPGA
Stratix® V E FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Stratix® V GX FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。