文章 ID: 000084239 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么 Quartus® II 软件 fitter 报告有时显示与我在设计中使用的不同的 PLL 输出计数器订购?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在 Arria® II 中实例化 PLL 时,Cyclone® III、Cyclone IV,Stratix® III 和 Stratix IV 设备,您可能会发现wire_pll1_clk[X] 没有映射来计数[X]。例如,您可能会发现wire_pll1_clk[3] 未在 fitter 报告中使用 C3。这是预期的行为,因为 fitter 会根据时钟网络所需的路由资源放置 PLL 输出时钟。

 

如果希望wire_pll1_clk[X] 动态相移,您需要根据设备手册中的"Phase Counter Select Mapping"表,选择 C[X] 计数器的相位计算器。阶段计数器电子将与 RTL 代码保持一致,fitter 为输出计数器位置的物理映射则无关紧要。

相关产品

本文适用于 10 产品

Stratix® III FPGA
Arria® II GX FPGA
Arria® II GZ FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。