在 Arria® II 中实例化 PLL 时,Cyclone® III、Cyclone IV,Stratix® III 和 Stratix IV 设备,您可能会发现wire_pll1_clk[X] 没有映射来计数[X]。例如,您可能会发现wire_pll1_clk[3] 未在 fitter 报告中使用 C3。这是预期的行为,因为 fitter 会根据时钟网络所需的路由资源放置 PLL 输出时钟。
如果希望wire_pll1_clk[X] 动态相移,您需要根据设备手册中的"Phase Counter Select Mapping"表,选择 C[X] 计数器的相位计算器。阶段计数器电子将与 RTL 代码保持一致,fitter 为输出计数器位置的物理映射则无关紧要。