说明
在合成过程中，Quartus® II 软件可以识别并编码 Verilog HDL 和 VHDL 状态机（通过多种状态前进的顺序电路）。但是，某些编码风格会导致 HDL 代码被合成为通用逻辑，而不是推断状态机。
请参阅 Verilog HDL 和 VHDL 编码指南的 Quartus II 手册的 "HDL 编码风格推荐 "（PDF）一节，该指南将确保在 Quartus II 软件中正确推断您的状态机。