文章 ID: 000084015 内容类型: 故障排除 上次审核日期: 2014 年 01 月 13 日

为什么即使设备未充分利用,我的 Arria® V 设计仍无法布线?

环境

  • 英特尔® Quartus® II 软件
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件 13.1 及更早版本存在问题,当设备未充分利用时,您可能会发现 Arria® V 设计无法布线。当高扇出时钟被错误地提升为将目标逻辑的放置限制为设备象限的区域时钟网络时,就会出现此问题。

    解决方法

    要变通解决此问题,请使用以下分配手动将时钟分配给全局时钟而不是区域时钟:

    set_instance_assignment -name GLOBAL_SIGNAL “GLOBAL CLOCK” - 改为 “<clock name>”

    相关产品

    本文适用于 4 产品

    Arria® V SX SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。