文章 ID: 000083800 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

严重错误:模块:quartus_fit.exe 例外:访问违规堆栈踪迹:08fa50e7:FSAC_OCT_MGR::p lace_atom() 0x7181 (FITTER_FSAC) 08fb7c98:FSAC_OCT_MGR::p lace_atom() 0x19d32 (FITTER_FSAC)

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在针对Stratix® II GX 设备时,Quartus® II 软件版本 5.1 SP1 中可能会出现以下 fitter 错误,并且您的设计有多个 ALT2GXB 实例:

严重错误:模块:quartus_fit.exe 例外:访问违规
Stack Trace:
08fa50e7:FSAC_OCT_MGR::p lace_atom() 0x7181 (FITTER_FSAC)
08fb7c98:FSAC_OCT_MGR::p lace_atom() 0x19d32 (FITTER_FSAC)
08fb7af4:FSAC_OCT_MGR::p lace_atom() 0x19b8e (FITTER_FSAC)
08f9d86b:FSAC_CLOCK_MANAGER:check() 0x17 (FITTER_FSAC)
........
端线

当两个或多个 ALT2GXB 实例的校准时钟 (cal_blk_clk) 端口由 PLL 的合成时钟驱动时会出现此问题。

Quartus® II 软件 6.0 版解决了此问题。 您还可以联系 Altera 应用程序 以获取 Quartus II 软件版本 5.1 SP1 的 1.08 补丁。

作为版本 5.1 及更早的变通办法,执行以下操作:不必从 PLL 馈送 ALT2GXB 实例的cal_blk_clk端口,而是将收发器 REFCLK 信号用于校准时钟,只要其介于 10 至 125 MHz 之间。如果您的 REFCLK 频率不在 10 MHz 到 125 MHz 之间,使用 I/O 引脚来馈送 ALT2GXB 实例的cal_blk_clk,并将其时钟频率设置为 10 MHz 至 125 MHz。

相关产品

本文适用于 1 产品

Stratix® II GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。