文章 ID: 000083760 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

输出数据为何在时钟错误的边缘时钟?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 由于 Quartus® II 软件版本 15.0 及更早版本出现问题,您可能会看到 IO 输出寄存器在错误的边缘时钟。
    这发生在Stratix® V 设计中,其中 IO 输出寄存器和 IO 输出支持使用寄存器,两者都在时钟的负边缘上时钟。您将在正在崛起的边缘看到时钟错误。
    解决方法

    要解决此问题,可以使用内核寄存器用于输出寄存器和输出支持寄存器,或在反转时钟的新兴边缘上使用寄存器或时钟。

    此问题计划在 Quartus Prime 软件的未来版本中解决。


    相关产品

    本文适用于 4 产品

    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA
    Stratix® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。