文章 ID: 000083745 内容类型: 故障排除 上次审核日期: 2012 年 08 月 13 日

为什么 Quartus® II 软件在应用 RAM 位保留全局拟合设置 Auto、Standard 或 Maximum 时,将 Cyclone® III M9K 内存块读取问题修复到内存实例,不会被报告为易受比特误码?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

在编译过程中,Quartus® II 软件将分析每个内存实例,并在数据宽度最大的 M9K 模块中实施,以实现最佳性能。如果 RAM 位保留设置已在全球范围内应用于设计,这可能会导致将修复应用于一个窄数据宽度内存实例,而该实例容易受到 M9K 内存块读取问题的影响。
 
例如,对于大小为双时钟和 128x8 的逻辑内存实例,可以容纳该内存的最宽的 M9K 配置是 256x36 模式。 Quartus® II 软件可能会选择这种实施,然后会将修复应用于该内存实例。 这样实施的内存实例不会容易受到 M9K 内存块读取问题的影响,因为在这种情况下,尽管 M9K 采用 x36 模式配置,但是交换位(入侵者)的数量要少得多。
 
因此, 用于分析 Cyclone III M9K 块读取易感性 (.tcl) 的脚本 将不会将这些内存报告为易感性,这是预期的行为。

解决方法

您应参考 tcl 脚本生成的文件,以准确评估哪些内存实例易受 M9K 读取问题的影响。

如果您的设计拥有足够的可用 M9K 资源,您可以在全球范围内应用 RAM 位保留设置时忽略此行为。但是,如果可用的 M9K 资源在设计中有所帮助,则请仅将 RAM 位保留应用到可被分配编辑器报告为易受 tcl 脚本影响的内存实例。

相关产品

本文适用于 2 产品

Cyclone® III FPGA
Cyclone® III LS FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。