文章 ID: 000083703 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

使用 SignalTap II 逻辑分析器时，应该用什么时钟来捕获test_out总线上的 PIPE 接口信号？

环境

  • PCI Express*
  • 时钟
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用 pld8gtxclkout 使用 signalTap ™ II 逻辑分析器捕获 test_out 接口上的 PIPE 信号。 此时钟信号位于以下层次结构中：

    对于 Arria® V 设备产品家族：xcvr_native|inst_av_pcs|inst_av_pcs_ch*
    对于 Stratix® V 设备家族：*xcvr_native|inst_sv_pcs|int_sv_pcs_ch*

    相关产品

    本文适用于 11 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。