文章 ID: 000083664 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

采用硬核内存控制器的 Arria V 和 Cyclone V 设计不支持 VHDL 后期安装仿真

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    此问题影响使用 DDR2、DDR3 和 LPDDR2 产品 硬内存控制器。

    VHDL 贴装仿真Arria V 和 Cyclone 包含硬核内存控制器的 V 设计。您会遇到 由于端口未连接,VHDL 细化错误。

    解决方法

    此问题的解决方法是使用 Verilog 后拟合模拟。

    此问题将无法解决。

    相关产品

    本文适用于 2 产品

    Arria® V FPGA 和 SoC FPGA
    Cyclone® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。