文章 ID: 000083605 内容类型: Product Information & Documentation 上次审核日期: 2021 年 08 月 28 日

当使用 Synplify 进行合成时,如何在 Quartus II 软件中指定一个未连接的输出端口作为虚拟引脚?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在 2009.12 年初的 Synplify 软件版本中,合成插入了 TRI1 I/O 基元,以实现未连接的输出端口。即使在 Synplify 的 实施选项 页面的"设备"选项卡中选择"禁用 I/O 插入"选项卡,也可能发生这种情况。 将网络列表引入 Quartus® II 软件后,这些 TRI1 基元会妨碍虚拟引脚分配的履行。 如果实际 I/O 数量以及未连接的端口数量超过设备的容量,这可能会在安装过程中导致问题。

在 Synplify 软件版本 2009.12 及更高版本中,打开"禁用 I/O 插入"时,未使用的输出端口将无法进行。

要在早期版本中解决此问题,执行以下操作之一:

  • 在运行 Synplify 合成之前,编辑 HDL 代码以删除未连接的输出端口。
  • 使用 Quartus II 集成的合成编译设计,并将未连接的端口指定为虚拟引脚。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。