文章 ID: 000083573 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 29 日

警告（307026）：DDR3-SDRAM 引脚mem_dqs_to_and_from_the_uniphy_ddr3_0[0] 必须由OUTPUT_PHASE_ALIGNMENT WYSIWYG 提供 90、72、108 度相位移位

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

使用 Stratix® III 设备运行 DDR3 UniPHY 控制器的完整编译过程时，您可能会看到此关键警告。

解决方法 输出相位对齐模块的相位设置始终得到动态校准。因此，可以安全地忽略此警告。

相关产品

本文适用于 1 产品

Stratix® III FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。