文章 ID: 000083562 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

是否应在配备 UniPHY 的 DDR2 或 DDR3 SDRAM 控制器中使用"为 Qsys 或 SOPC Builder 生成 2 数据总线宽度"选项?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果您使用带有 UniPHY 的 DDR2 或 DDR3 SDRAM 控制器,选择此选项以了解 SDRAM 数据总线的宽度是 2 的功率,或者数据宽度不是 2 的功率,且不打算使用整个数据总线。

选择此选项缩小数据总线的宽度。例如,如果您选择 72 位的数据宽度,而控制器设置为半速率,则 Avalon-MM 数据宽度将被截断为 256。这将阻止您使用排名前 32 位的数据。

如果您希望使用内存的全宽度,请不要检查 Qsys 或 SOPC Builder 选项的 Generate Power-of-2 数据总线宽度。

相关产品

本文适用于 11 产品

Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® IV E FPGA
Arria® V GX FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。