文章 ID: 000083560 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 29 日

如何在Altera DDR/DDR2/DDR3 高每功能内存控制器设计中连接 OCT 级积分管针(Rup 和 Rdn)?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

OCT 校准Altera® DDR/DDR2/DDR3 高性能内存控制器可能发生在上电模式或用户模式下.

如果您的设计使用上电模式 OCT 校准,您应在设计引脚规划器中创建这两个引脚(termination_blk0~_rup_pad和termination_blk0~_rdn_pad),并将其分配到FPGA上可用的 Rup 和 Rdn 引脚位置。

如果您的设计是使用用户模式 OCT 校准(这允许您在配置设备后动态控制 OCT 校准),则应该在设计中包括 ALTOCT 超级功能,并相应地连接 Rup 和 Rdn 引脚。如欲了解更多信息,请参阅 Altera 应用注释AN465。

请参阅Altera网站上的设备手册或设备引脚文档了解有关设备上 Rup 和 Rdn 引脚定位器的资料。

相关产品

本文适用于 1 产品

Stratix® III FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。