说明
OCT 校准Altera® DDR/DDR2/DDR3 高性能内存控制器可能发生在上电模式或用户模式下.
如果您的设计使用上电模式 OCT 校准，您应在设计引脚规划器中创建这两个引脚（termination_blk0~_rup_pad和termination_blk0~_rdn_pad），并将其分配到FPGA上可用的 Rup 和 Rdn 引脚位置。
如果您的设计是使用用户模式 OCT 校准（这允许您在配置设备后动态控制 OCT 校准），则应该在设计中包括 ALTOCT 超级功能，并相应地连接 Rup 和 Rdn 引脚。如欲了解更多信息，请参阅 Altera 应用注释AN465。
请参阅Altera网站上的设备手册或设备引脚文档了解有关设备上 Rup 和 Rdn 引脚定位器的资料。