文章 ID: 000083540 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么我的 PLL 在Stratix或 Stratix GX 设备中执行 PLL 重新配置期间或之后丢失锁?

环境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 如果您注意到 PLL 在 PLL 重新配置期间或之后丢失了锁,原因之一可能是 M、N 计数器设置在重新配置过程中发生了变化。如果在用户模式下更改 M、N 计数器或推迟元素设置,则 PLL 将丢失锁。 下面是一个示例:

    假设输入时钟频率 = 350 MHz 和输出时钟频率 = 350MHz

    因此,Quartus® II 软件可以选择 M=1、N=1 和 K=1 来获得上述频率组合。

    假设输出时钟频率更改为 700MHz,因而将 PLL 计数器更改为 M=2、N=1 和 K=1,以获得 700MHz 的输出时钟频率。 由于您更改了 M 计数器值,以获得所需的输出频率,并且由于 M 计数器是反馈回路的一部分,PLL 将丢失锁。

    此外,设计人员可以参考 Quartus® II 编译报告 - PLL Summary 部分,以准确了解 Quartus II 软件为 M、N 选择的值,以便在 PLL 重新配置过程中不会因错误而更改这些设置。

    相关产品

    本文适用于 1 产品

    Stratix® FPGAs

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。