假设输入时钟频率 = 350 MHz 和输出时钟频率 = 350MHz
因此,Quartus® II 软件可以选择 M=1、N=1 和 K=1 来获得上述频率组合。
假设输出时钟频率更改为 700MHz,因而将 PLL 计数器更改为 M=2、N=1 和 K=1,以获得 700MHz 的输出时钟频率。 由于您更改了 M 计数器值,以获得所需的输出频率,并且由于 M 计数器是反馈回路的一部分,PLL 将丢失锁。
此外,设计人员可以参考 Quartus® II 编译报告 - PLL Summary 部分,以准确了解 Quartus II 软件为 M、N 选择的值,以便在 PLL 重新配置过程中不会因错误而更改这些设置。