文章 ID: 000083539 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 29 日

如何确定Cyclone V 或 Arria V HPS SDRAM 控制器的校准阶段失败?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

要查看校准调试信息,您必须打开调试输出报告,方法是将RUNTIME_CAL_REPORT选项设置为位于hps_isw_handoff目录中的 sequencer_defines.h 文件中的值 1。

 

启动后和校准期间,如果校准失败,将在调试输出报告中打印以下陈述:

 

SEQ。C:校准失败

SEQ。C:错误阶段:

SEQ。C:Error Substage:

SEQ。C:Error Group :

 

要确定阶段和子阶段,在hps_isw_handoff目录中打开 sequencer.h 文件,并查找校准定义:

 

/* 校准阶段 */

#define CAL_STAGE_NIL 0

#define CAL_STAGE_VFIFO 1

#define CAL_STAGE_WLEVEL 2

#define CAL_STAGE_LFIFO 3

#define CAL_STAGE_WRITES 4

#define CAL_STAGE_FULLTEST 5

#define CAL_STAGE_REFRESH 6

#define CAL_STAGE_CAL_SKIPPED 7

#define CAL_STAGE_CAL_ABORTED 8

#define CAL_STAGE_VFIFO_AFTER_WRITES 9

/* 校准子台 */

#define CAL_SUBSTAGE_NIL 0

#define CAL_SUBSTAGE_GUARANTEED_READ 1

#define CAL_SUBSTAGE_DQS_EN_PHASE 2

#define CAL_SUBSTAGE_VFIFO_CENTER 3

#define CAL_SUBSTAGE_WORKING_DELAY 1

#define CAL_SUBSTAGE_LAST_WORKING_DELAY 2

#define CAL_SUBSTAGE_WLEVEL_COPY 3

#define CAL_SUBSTAGE_WRITES_CENTER 1

#define CAL_SUBSTAGE_READ_LATENCY 1

#define CAL_SUBSTAGE_REFRESH 1

 

请参阅功能说明 - UniPHY () 的 UniPHY 校准阶段 部分 。关于 校准阶段的详细信息,请参阅《外部内存接口手册》的 PDF 章节。

相关产品

本文适用于 5 产品

Cyclone® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。