文章 ID: 000083464 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么 Quartus® II 软件版本 4.0 允许在 Stratix 设备的 CLK[1、3、4、5、6、7、8、10、12、13、14、 15] 输入引脚上进行无缺陷的电阻器分配,而不提供编译错误?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明 在 Stratix® 设备中的任何 CLK[0.15] 输入引脚上,不支持薄弱的向上拉电阻器选项。该项目将在 Quartus® II 软件版本 4.0 中编译,具有分配编辑器中定义的较弱的向上拉电阻器分配,但是设备中不会从 CLK[0.15] 输入引脚到薄弱的向上电阻器建立任何连接。

相关产品

本文适用于 1 产品

Stratix® FPGAs

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。