文章 ID: 000083429 内容类型: 产品信息和文件 上次审核日期: 2016 年 01 月 26 日

当内存接口频率低于 DLL 最小参考时钟频率时,如何使用 DQS 移相电路?

环境

  • 英特尔® Quartus® II 软件
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    DQS 移相电路使用 DLL 动态控制 DQS/CQ/CQn/QK# 引脚所需的时钟延迟。

    反过来,DLL 使用频率基准为每个 DQS/CQ/CQn/QK# 引脚中的延迟链动态生成控制信号,从而补偿工艺、电压和温度 (PVT) 变化。

    DQS 移相电路仍可用于确保运行在低于 200 MHz DLL 输入频率以下的内存接口的有效相移。

    解决方法

    请遵循以下准则:

    1) 对于 100MHz - 199MHz 之间的接口频率,馈入 DLL 的时钟频率应加倍,以实现 45° 的有效相移

    2) 对于 50MHz - 99MHz 之间的接口频率,馈入 DLL 的时钟频率应乘以 4,以实现 22.5° 的有效相移。

    为了最大化有效相移,另一种解决方法是使用高于最小 DLL 输入频率的最接近频率来驱动 DLL。

    您应该看到以下结果:

    1) 对于 100MHz - 199MHz 之间的界面频率,您将获得接近 90° 或高于 45° 的相移。

    2) 对于 50MHz - 99MHz 之间的界面频率,您将获得接近 45° 或高于 22.5° 的相移。

    出于时序分析的目的,需要将ALTDQ_DQS2 IP 中的DQS_PHASE_SHIFT参数设置为实际有效相移值。

    例如,如果ALTDQ_DQS2 IP 的参数 DQS_PHASE_SETTING = 2(90° 默认设置),接口内存频率为 178MHz,DLL 以 205MHz 运行,则 90 度 205MHz (1.22ns) 换算为 78.14 度的 178MHz。

    然后,设置 DQS_PHASE_SHIFT = 7814 并验证 TimeQuest 中的数字。

    将以下赋值添加到 .qsf 文件:

    set_global_assignment名称 USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN 开启

    这适用于在 Quartus II 软件版本 13.0SP1 DP5 或更高版本中针对 Arria® V 或 Cyclone® V,以及在 Quartus® II 版本 13.1 或更高版本中针对 Stratix V 或 Arria V GZ。

    如果没有 .qsf 文件中的这一全局赋值,时序分析将无法准确。

    相关产品

    本文适用于 6 产品

    Arria® V FPGA 和 SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。