关键问题
说明
如果您在 Qsys 中生成了 RapidIO IP 内核实例并指定 输出语言 VHDL，您的 RapidIO IP 内核无法正确连接 在 Qsys 系统中。
原因在于词语或双字声明
地址 drbell_s_address ， mnt_s_address ， sys_mnt_s_address
io_s_rd_address和 io_s_wr_address .在 VHDL 中，这些
端口定义为有一个位范围， 其最小的显著位
是 2 或 3 而不是 0。Qsys 无法正确连接这些端口。
所有 RapidIO IP 内核变体都有系统维护接口
带有 sys_mnt_s_address 信号。其他信号
根据您的 IP 内核包含的模块可用。
解决方法
此问题没有变通办法。您必须避免生成 在 Qsys 中采用输出语言 VHDL 的 RapidIO 系统。
此问题修复了 RapidIO IP 内核的版本 14.1。