文章 ID: 000083331 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么Altera PLL 安装 dp5 补丁后无法锁定模拟？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    Altera® PLL 模拟模型可能无法正确操作，并且在为 Quartus® II 软件的版本 13.0sp1 安装 dp5 补丁后，无法表明该锁定的信号。

    如果您正在使用动态相进或动态重新配置来仿真 PLL，您会看到此问题。

    问题在于模拟模型，因此在硬件中实施时不会影响 PLL 的操作。

    解决方法 这个问题在 Quartus II 软件的版本 13.1 中解决了。

    相关产品

    本文适用于 15 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。