文章 ID: 000083321 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么去隔行器 II IP 核为模拟中的其他帧下拉一行？

环境

    英特尔® Quartus® Prime Pro Edition
    去隔行器 II（4K HDR 转移）英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于英特尔® Quartus® Prime 软件版本 16.1 出现问题，如果去隔行器 II IP 内核配置为 "Bob"去隔行算法并为每个 F0 字段生成一个帧，则在模拟中可能会遇到上述问题。

解决方法

为了解决此问题，配置去隔开器 II IP 为每个 F1 字段生成一个帧。

此问题已在 Prime 软件版本 17.1 英特尔 Quartus解决。

相关产品

本文适用于 9 产品

英特尔® Arria® 10 FPGA 和 SoC FPGA
英特尔® Cyclone® 10 FPGA
英特尔® MAX® 10 FPGA
Arria® II FPGA
Arria® V FPGA 和 SoC FPGA
Cyclone® IV FPGA
Cyclone® V FPGA 和 SoC FPGA
Stratix® IV FPGA
Stratix® V FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。