文章 ID: 000083305 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么我的 PCI Express 硬核 IP 上的数据链路层下？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 15.0 及更早版本的 PCIe 解决方案的Avalon® MM 接口无法启用数据链路层主动报告和意外向下报告。 因此， derr_cor_ext_rpl、derr_rpl、dlup 和 dlup_exit 信号不表示任何有用的信息 ， 应该忽略。
    解决方法 此功能已添加到 Quartus® II 软件的软件版本 15.0.1 及更高版本中。

    相关产品

    本文适用于 15 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。