说明
不能，您不能直接或间接使用 REFCLK 引脚生成重新配置时钟 （reconfig_clk），因为ALTGX_RECONFIG块从重置出来时需要一个稳定的时钟。 REFCLK 时钟最初可能无法稳定，并可能导致偏移抵消过程的问题。
以下是几项建议：
1） 使用非收发器 IO 时钟引脚的可用运行时钟，该时钟稳定在设备上电。
2） 您可以使用 GPLL 从 IO 时钟引脚生成源reconfig_clk。
图 1。动态重配置reconfig_clk要求
在 GPLL 时钟输出稳定之前，应该先声明Reconfig_reset。这可以通过在 GPLL 锁定的输出和reconfig_reset输入之间插入逆变器来实现，如上所示。reconfig_reset输入是一个同步重置，因此必须将反转锁信号同步到reconfig_clk时钟域。由于抖动输入参考时钟，GPLL 的锁定状态在初始阶段可能会出现故障。在这种情况下应实施毫秒滤波器。
初始化后信号拆卸繁忙，重新索要reconfig_reset不会重新启动偏移消除过程。
要启用reconfig_reset端口至alt_reconfig块，您需要启用"Channel and TX PLL select/reconfig"选项，并在 Channel 和 TX PLL 重新配置选项下检查"使用 \'reconfig_reset\'"选项。