文章 ID: 000083289 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么 3.3V LVTTL/LVCMOS 输入引脚具有为 Quartus® II 软件生成的 IBIS 模型分配给它们的 3.3V LVTTL/LVCMOS 输出 IBIS 模型?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

Quartus® II 软件将为输入引脚分配 3.3V LVTTL/LVCMOS 输出 IBIS 模型,如果您已启用 PCI 夹二极管。3.3V LVTTL/LVCMOS 输出 IBIS 模型包括 3.3V LVTTL/LVCMOS 输入缓冲区信息。

例如,您可能会看到指定到 3.3V LVTTL 输入引脚(启用 PCI 夹二极管)的"ttl33_cio_d4ps3"输出 IBIS 模型。 您可以使用此模型模拟输入功能。

相关产品

本文适用于 1 产品

Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。