文章 ID: 000083288 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在某些编译过程中,我的 DDR3 Uniphy *|pll_c2p_write_clk时钟会从 TimeQuest 报告中消失?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    对于基于 DDR3 UniPHY 的内存控制器的某些配置, *|pll_c2p_write_clk 在时序分析期间,时钟可能无法在时钟报告中列出。这一选择可能会在其中两个内存控制器 PLL 计数器输出具有相同的设置并合并在一起时出现。在这种情况下, *|pll_c2p_write_clk 时钟将合并到 *|pll_afi_clk 因时间问题解调到 TimeQuest 报告中不再可见的原因。

    解决方法 不需要变通办法,因为 PLL 计数器合并是有效的,而最初与时钟关联的所有时序路径 *|pll_c2p_write_clk 现在都与 *|pll_afi_clk 时钟相关联。

    相关产品

    本文适用于 4 产品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。