说明
对于基于 DDR3 UniPHY 的内存控制器的某些配置， *|pll_c2p_write_clk 在时序分析期间，时钟可能无法在时钟报告中列出。这一选择可能会在其中两个内存控制器 PLL 计数器输出具有相同的设置并合并在一起时出现。在这种情况下， *|pll_c2p_write_clk 时钟将合并到 *|pll_afi_clk 因时间问题解调到 TimeQuest 报告中不再可见的原因。
解决方法
不需要变通办法，因为 PLL 计数器合并是有效的，而最初与时钟关联的所有时序路径
*|pll_c2p_write_clk 现在都与 *|pll_afi_clk 时钟相关联。