文章 ID: 000083264 内容类型: 故障排除 上次审核日期: 2013 年 12 月 10 日

为什么 Stratix® V 和 Arria® V GZ 设备的“额外 CK/CK# 相”选项变灰?

环境

  • 英特尔® Quartus® II 订阅版
  • 带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    参数编辑器中的“额外 CK/CK# 相”选项变灰,因为该设备和协议不支持内存时钟的自定义相移。

    解决方法

    Stratix® V 和 Arria® V GZ 设备仅支持基于 UniPHY 的 DDR2 内存控制器(频率为 150 MHz 或更高频率)的此选项。

    相关产品

    本文适用于 5 产品

    Stratix® V GT FPGA
    Arria® V GZ FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V E FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。