文章 ID: 000083263 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

Arria V 和 Cyclone V 硬核内存接口中的用户刷新限制

环境

    英特尔® Quartus® II 订阅版
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

此问题影响 DDR2 和 DDR3、QDR II 和 RLDRAM II 产品。

在硬内存接口中,当结构时钟被配置时 控制器产生的速度比控制器时钟慢得多 在等待请求被拆解时,额外确认脉冲。 这种行为在单端口内存控制器中无法看到 在一个时钟域中。

解决方法

此问题没有变通办法。可确定编号 额外确认脉冲通过计算控制器的比率 时钟到用户时钟,和相位差异。您可以关闭口罩 如果不需要,额外会确认脉冲。

相关产品

本文适用于 1 产品

英特尔® 可编程设备

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。