文章 ID: 000083196 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 27 日

错误 (18510):由于时序要求,不能将 PIPE 主通道< ovSOFTPCIE_TxP[x] >放置在 HIP 通道位置< PIN_xxxx >。

环境

  • 英特尔® Quartus® Prime Pro Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在使用用于 PCI* Express 引脚位置的英特尔® Stratix® 10 硬 IP 编译面向 -2/3 速度等级英特尔® Stratix® 10 设备的 Gen3 PIPE* 配置中的英特尔® Stratix® 10 L-Tile/H-Tile 收发器原生 PHY 时,您可能会看到这样的错误。

    解决方法

    要解决此问题,可以更改收发器位置以避免英特尔® Stratix® 10 硬核 IP 使用的收发器位置,或将设备速度等级更改为 -1。

    在设计 -2 或 -3 速度等级时,使用英特尔® Quartus® Prime 专业版版本 17.0、17.1 和 18.0 时,将报告此错误。

    此错误已从 英特尔® Quartus® Prime Pro 版本 18.1 开始修复。

    相关产品

    本文适用于 4 产品

    英特尔® Stratix® 10 GX FPGA
    英特尔® Stratix® 10 SX SoC FPGA
    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 TX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。