文章 ID: 000083195 内容类型: 故障排除 上次审核日期: 2018 年 08 月 22 日

为什么低延迟以太网 10G MAC 英特尔® FPGA IP通过基于优先级的流量控制 （PFC） 队列实施时，忽略顺序至强请求？

环境

    英特尔® Quartus® Prime Pro Edition
    英特尔® FPGA IP 低延迟 10-Gbps 以太网 MAC 和 PHY 功能 IP-10GEUMAC
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

由于英特尔® Quartus® Prime 软件版本 18.0.1 及更早出现问题，低延迟以太网 10G MAC 英特尔® FPGA IP仅在使用基于优先级流量控制 （PFC） 队列实施时接受第一个至强请求。将忽略后续的所有至强请求，其余的暂停队列将保持暂停，直到暂停量化到期或变为零。

解决方法

要解决此问题，通过单个 XON 让所有暂停的队列同时恢复，或等待暂停的 quanta 过期，以获得剩余的暂停优先级队列。

此问题从英特尔® Quartus® Prime Pro Edition 软件版本 18.1 开始修复。

相关产品

本文适用于 3 产品

英特尔® Cyclone® 10 GX FPGA
英特尔® Stratix® 10 FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA

1

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。