不能,每个Cyclone®、Arria® 或Stratix® 设备系列 LAB 只能有多达 2 个独特的时钟。
然而,每个 LAB 最多可以有 3 个独特的时钟/时钟支持由多达 2 个不同的时钟源驱动的对。
支持的配置示例包括:
CLK_A被 ENA_A封闭
CLK_B被 ENA_B封闭
CLK_B被 ENA_C封闭
或
CLK_A
CLK_B
CLK_A被 ENA_A封闭
不支持的配置示例包括:
CLK_A
CLK_B
不 (CLK_A)
或
CLK_A
CLK_B
CLK_C
不能,每个Cyclone®、Arria® 或Stratix® 设备系列 LAB 只能有多达 2 个独特的时钟。
然而,每个 LAB 最多可以有 3 个独特的时钟/时钟支持由多达 2 个不同的时钟源驱动的对。
支持的配置示例包括:
CLK_A被 ENA_A封闭
CLK_B被 ENA_B封闭
CLK_B被 ENA_C封闭
或
CLK_A
CLK_B
CLK_A被 ENA_A封闭
不支持的配置示例包括:
CLK_A
CLK_B
不 (CLK_A)
或
CLK_A
CLK_B
CLK_C
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。