文章 ID: 000083190 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么我的Stratix IV GX 设计不能在 2.5V 使用 VCCL/T/R=1.2 和 VCCA 进行编译?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    对于Stratix® IV GX 设计,Quartus® II 软件版本 9.1 SP1 和 9.1 SP2 不会编译 VCCA = 2.5V 与 VCCL/R/T=1.2V 的组合。

    当要求 VCCL/T/R=1.2V 为任何收发器提供更高的数据速率时,设备两边的 VCCL/T/R 将设置为 1.2V。在 VCCA Auto 模式下,如果这边的数据速率低于 4.25G,则 VCCA 设置为 2.5V,即使 VCCL/T/R 设置为 1.2V。要成功编译设计,VCCA 需要在两侧设置为 3.0V。

    图 1:Megawiledd™ VCCA 选择下拉

    Figure 1

     

     

     

     

    图 2:没有 VCCA 而无法编译的示例设计 = 3.0。

    Figure X

     

    如果该侧的数据速率低于 4.25G,则 Stratix IV GX 设备不需要更高的 VCCA。这是一个软件问题,将在 Quartus II 软件的未来版本中解决。

    相关产品

    本文适用于 2 产品

    Stratix® IV FPGA
    Stratix® IV GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。