文章 ID: 000083093 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

在 10G/25G 模式下使用用于以太网英特尔® FPGA IP的 E-tile 硬 IP 时,为什么在o_sl_tx_lanes_stable信号的通信中检测到畸形的数据包?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 25G 以太网英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime 软件版本 18.0 及更早出现问题,在 MAC 统计计数器中使用用于以太网英特尔® FPGA IP的 E-tile 硬 IP 在 10G/25G 模式下传输数据包时,可以检测到带有 CRC 错误 o_sl_tx_lanes_stable的畸形数据包。

     

    解决方法

    为了解决英特尔® Quartus® Prime 软件版本 18.0 及更早的这一问题,请在模拟中等待 46610 时钟周期或 英特尔® FPGA IP o_sl_tx_lanes_stable在硬件中执行 163840 时钟周期。

    从 英特尔® Quartus® Prime Pro 软件版本 18.0.1 开始修复此问题。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 TX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。