文章 ID: 000083089 内容类型: 故障排除 上次审核日期: 2018 年 05 月 29 日

为什么 25G 以太网 IP 的动态生成示例设计故障定时英特尔® Stratix®10 FPGA ES1 和 ES2 设备?

环境

    英特尔® Quartus® Prime Pro Edition
    25G 以太网英特尔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

由于英特尔® Quartus® Prime 专业版软件版本 18.0 出现问题,25G 以太网 IP 的动态生成示例设计可能会失败时序收敛。

受影响的变体如下:

  • 25G 和 IEEE 1588 示例设计
  • 10G/25G,采用 IEEE 1588 示例设计
  • 25G,采用 IEEE 1588 示例设计和 RSFEC
  • 10G/25G,采用 IEEE 1588 示例设计和 RSFEC

 

 

解决方法

启动 Design Space Explorer II执行 种子抽奖 ,以获得 fitter 布局的最佳质量,因为英特尔® Stratix®的 10 FPGA 时序模型仍处于初步阶段,待进行工程表征。

相关产品

本文适用于 1 产品

英特尔® Stratix® 10 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。