由于 Quartus® II 软件版本 13.0 和 13.0sp1 出现问题,视频同步生成器组件不采用 Verilog 中生成的 Qsys 系统的 HDL 参数。
要解决此问题,请手动删除 altera_avalon_video_sync_generator_hw.tcl 文件中的以下 2 行,刷新 Qsys 系统并重新生成 Qsys 系统。
package require -exact sopc 9.1
set_module_property ANALYZE_HDL "false"
这个问题从 Quartus® II 软件 13.1 版本开始修复。