文章 ID: 000083055 内容类型: 故障排除 上次审核日期: 2014 年 07 月 23 日

为什么启用 CvP 时,面向 PCI Express 的 Avalon 毫米硬 IP 显示低性能?

环境

  • 适用于 PCI Express* 英特尔® FPGA IP 的 Avalon-MM Arria® V 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用 Quartus® II 14.0 及更早版本生成的面向 PCI Express® 的 Altera® Avalon®-MM 硬 IP 在启用通过协议配置 (CvP) 时吞吐量较低。出现此问题的原因是 PCIe 硬 IP 和 Avalon-MM 网桥中的信用计数器不同步。

    对于 CvP,在对结构进行编程之前加载 PCIe 外设。外设编程后,FPGA发送和接收 PCIe 数据包。这种交互会递增 PCIe 硬 IP 中的信用计数器。此后不久,结构将使用默认信用计数器值加载,从而导致两个计数器不匹配。

    解决方法

    该问题计划在 Quartus® II 软件的未来版本中修复。

    要在 Quartus® II 版本 14.0 及更早版本中变通解决此问题,请在 RTL 中进行以下更改。

    在文件 altpciexpav_stif_tx_cntrl.v 中,将以下行更改为:

    np_header_avail_reg <= np_header_avail;

    自:

    np_header_avail_reg <= 1'b1;

    相关产品

    本文适用于 14 产品

    Cyclone® V GT FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。