关键问题
如果您创建Arria V 收发器原生 PHY IP 内核超级功能
在 MegaWi 插件管理器中,您启用 外部使用
TX PLL 选项,可将ext_pll_clk端口暴露在外部
发射器 (TX) 锁相环 (PLL),两 ext_pll_clk
个端 tx_pll_refclk
口
出现在结构图中, 但仅使用ext_pll_clk端口
在 IP 内核中。
没有解决方法。
关键问题
如果您创建Arria V 收发器原生 PHY IP 内核超级功能
在 MegaWi 插件管理器中,您启用 外部使用
TX PLL 选项,可将ext_pll_clk端口暴露在外部
发射器 (TX) 锁相环 (PLL),两 ext_pll_clk
个端 tx_pll_refclk
口
出现在结构图中, 但仅使用ext_pll_clk端口
在 IP 内核中。
没有解决方法。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。