说明
当您在面向 Quartus® Prime 15.1.2 中面向 PCI® Express 的 Arria® 10 硬 IP 启用 Gen3 模式的 SKP 检测逻辑时，可能会看到此严重错误。
时序限制文件 altera_pcie_a10_skp.sdc是针对 SKP 检测逻辑自动生成的。如果在派生 PLL 时钟之前阅读此 .sdc 文件，您会遇到此 Quartus 内部错误。
解决方法
要解决 Quartus 内部错误，请阅读 altera_pcie_a10_skp.sdc 派生相应的 PLL 时钟后的文件。您应该运行 derive_pll_clocks 首先在运行之前 .sdc 文件。确保 .sdc 文件，包括 derive_pll_clocks 此文件之前列出。
此问题计划在 Quartus Prime 软件的未来版本中解决。