文章 ID: 000082956 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 27 日

如何使用适用于 英特尔® Stratix® 10 L-/H-Tile 的 Serial Lite III Streaming 英特尔® FPGA IP Core 的phy_mgmt_addr端口访问收发器 PHY 寄存器空间?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • Serial Lite III 流传输英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    要使用 适用于 英特尔® Stratix® 10 L-/H-Tile 的 Serial Lite III Streaming 英特尔® FPGA IP Core 的phy_mgmt_addr端口访问收发器 PHY 寄存器空间,请使用总线的 MSB 如下所示:

    • 设置 phy_mgmt_addr[msb] = 1, 以访问英特尔 Stratix 10 L-/H-Tile 收发器 PHY 寄存器空间
    • 设置 phy_mgmt_addr[msb] = 0 以访问 Serial Lite III Streaming 英特尔 FPGA IP 内核配置和状态寄存器 (CSR)
    解决方法

    该地址的用法将记录在《Serial Lite III Streaming 英特尔 FPGA IP 核心用户指南》的未来修订版中。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。