说明
除了在 IOE 中连接这些高速内存接口的 6 个 I/O 寄存器外，Stratix 设备还具有专用电路，用于连接双数据速率 （DDR） SDRAM 和 FCRAM。在每一台Stratix设备中，设备顶部的 I/O 存储体（I/O 内存条 3 和 4）和底部（I/O 内存条 7 和 8）支持 DDR SDRAM 和 FCRAM I/O 引脚。这些引脚支持 DQS 信号，具有 DQ 总线模式（×、×6 或 ×2）。
对于×模式，I/O 组有多达 20 组可编程 DQS 和 DQ 引脚，I/O 组 3 组、4 组和 10 组分组（I/O 组 7 组和 8 组）。每个组由一个 DQS 引脚和一组至少八个 DQ 引脚组成（见图 66）。每个 DQS 引脚驱动该组中八个 DQ 引脚集。EP1S10 器件支持多达 16 组× DQ 引脚。请参阅表 28。
对于 ×6 模式，最多有 8 组可编程 DQS 和 DQ 引脚，I/O 组 3 和 4 组，I/O 组 7 个和 8 个组。每个组由一个 DQS 和至少 16 个 DQ 引脚组成。EP1S20 设备支持 7 个×6 组。EP1S10 设备不支持 ×6 模式。所有其他设备支持全部 8 个组。请参阅表 28。
对于×2 模式，有四组可编程 DQS 和 DQ 引脚，I/O 组 3 和 4 组，I/O 组 7 个和 8 个组。每个组由一个 DQS 和至少 32 个 DQ 引脚组成。
| 表 1。Stratix设备中的 DQ 和 DQS 总线模式支持 | ||||
| 装置 | 包 | ×组数量 | ×6 组的数量 | ×2 组的数量 |
| EP1S10 | 672 引脚 BGA 672 引脚 FineLine BGA | 12 （1） | 0 | 0 |
| 780 引脚 FineLine BGA | 16 （2） | 0 | 4 | |
| EP1S20 | 672 引脚 BGA 672 引脚 FineLine BGA | 16 （2） | 7 （3） | 4 |
| 780 引脚 FineLine BGA | 20 | 7 （2） | 4 | |
| EP1S25 | 672 引脚 BGA 672 引脚 FineLine BGA | 16 （3） | 8 | 4 |
| 780 引脚 FineLine BGA 1，020 引脚 FineLine BGA | 20 | 8 | 4 | |
| EP1S30 | 所有 | 20 | 8 | 4 |
| EP1S40 | 所有 | 20 | 8 | 4 |
| EP1S60 | 所有 | 20 | 8 | 4 |
| EP1S80 | 所有 | 20 | 8 | 4 |
| EP1S120 | 所有 | 20 | 8 | 4 |
- 这些软件包在 I/O 组 3 个、4 个和 6 个组中，在 I/O 组 7 和 8 个组中。
- 这些软件包在 I/O 组 3 个、4 个和 8 个组中，在 I/O 组 7 和 8 个组中。
- 这些包在 I/O 组 3 个，4 个组，4 个组，I/O 组 7 个和 8 个组。